H.264/AVC（ハイ4:2:2プロファイル）、MPEG-2（4:2:2プロファイル）対応
HDTV/SDTV エンコーダ/デコーダ LSI
SARAENC/SARADEC 
H.264とMPEG-2の両方式のクロマ4:2:2フォーマットのエンコード/デコードに対応し、プロフェッショナル向けの画質を実現します。最大160MbpsのTSレートに対応し、放送用の映像素材伝送などに最適です
放送市場で高い実績を誇るVASA LSIの高画質を継承した、SARAENC/SARADECは、H.264とMPEG-2の両方式のクロマ4:2:2フォーマットに対応したリアルタイムエンコーダ/デコーダ LSIです。
SARAENCはシングルチップでSDTVサイズのエンコードが可能で、複数チップを接続することによりHDTVサイズのエンコードにも対応します。MUX機能を内蔵しており、SARAENC内で符号化したビデオストリームと、LSI外部から入力される二つのオーディオPESと三つのユーザPESをマルチプレクスしてMPEG-2 Transport Streamを出力可能です。
SARADECはシングルチップでHDTV/SDTVサイズのデコードが可能。DEMUX機能を内蔵しており、オーディオPES 出力を2ポートと、ユーザPES 出力を4ポート装備しています。
主な特長
- SARAENC LSIシングルチップでSDTVエンコード対応、マルチチップ構成でHDTVエンコード対応
- Frame構造、Field構造、MBAFF、PAFFによる高圧縮、高画質
- ビットレート最大160Mbps
- 低ビットレート時の圧縮効率を高めるCABAC対応
- H.264 ハイ4:2:2プロファイル（8bit）、MPEG-2 4:2:2プロファイルに対応
アプリケーション
主なアプリケーション： 放送素材伝送、中継機器
- Field Pick up Units（FPU）伝送
- Satellite News Gathering（SNG）
- 専用線伝送回線装置
- IP伝送
- 番組サーバ
- CMサーバ
- 送出用エンコーダ
仕様： エンコーダLSI
エンコーダLSI （SARAENC）
| H.264/AVC 仕様 | プロファイル | High422(8bit)、High、Main、Baseline |
| レベル | 4.1/4.0/3.2/3.1/3.0 | |
| ピクチャ構造 | Field Structure MBAFF | |
| Frame Structure PAFF | ||
| イントラ予測モード | All Mode(Intra 4×4、8×8、16×16) | |
| 動き補償精度 | 1/2、1/4 Pixel | |
| 動き補償ブロックサイズ | 16×16、16×8、8×16、8×8 | |
| エントロピーコーディング | CABAC、CAVLC | |
| MPEG-2 仕様 | プロファイルとレベル | 422P@HL、MP@HL、MP@H14L、422P@ML、MP@ML |
| ピクチャ構造 | Field Structure | |
| Frame Structure | ||
| Field Structure/Frame Structure Adaptive | ||
| 動き補償精度 | 1/2 Pixel | |
| 動き補償ブロックサイズ | 16×16、16×8 | |
| 共通仕様 | 映像インタフェース | Y/C Separated Input(HDTV) |
| Y/C Multiplexed Input(SDTV) | ||
| PES入力インタフェース | Audio PES and User PES Input | |
| ストリーム出力インタフェース | MPEG-2 TS(8bit Parallel) | |
| TS出力ビットレート | Max 160Mbps | |
| ホストCPUインタフェース | Data Bus: 32bit | |
| Address Input: 18bit | ||
| 外部メモリ | 512MbitモバイルDDR(166MHz)×32bit×1chip | |
| パッケージ | FCBGA 625pin(21mm×21mm、Ball pitch 0.8mm) | |
| 電源 | 内部 1.2V | |
| I/O部 3.3V、1.8V | ||
| アナログ部 1.2V | ||
| 映像入力フォーマット | 1080i※ 1920×1080(29.97/25fps) | |
| 720p※ 1280×720(59.94/50fps) | ||
| 480i 720×480(29.97fps) | ||
| 576i 720×576(25fps) | ||
| ビデオプリプロセッシング | Horizontal down-sample filter(3/4) | |
| Chroma 4:2:2 - 4:2:0 filter | ||
| Adaptive low pass filter | ||
| Scene change detection |
※ 複数チップを接続することで実現
仕様： デコーダLSI
デコーダLSI （SARADEC）
| H.264/AVC 仕様 | プロファイル | High422(8bit)、High、Main、Baseline |
| レベル | 422(4.0)、420(4.1) | |
| MPEG-2 仕様 | プロファイルとレベル | 422P@HL、MP@HL、MP@H14L、422P@ML、MP@ML |
| 共通仕様 | 映像出力インタフェース | Y/C Separated Output(HDTV) |
| Y/C Multiplexed Output(SDTV) | ||
| PES出力インタフェース | Audio PES and User PES Output | |
| 4-line serial or l2S Compatible Mode Output | ||
| ストリーム入力インタフェース | MPEG-2 TS(8bit Parallel) | |
| TS入力ビットレート | Max 160Mbps | |
| ホストCPUインタフェース | Data Bus: 32bit | |
| Address Input: 18bit | ||
| メモリインタフェース | DDR2-SDRAM 32bit×2、512Mbit×4 | |
| パッケージ | FCBGA 841pin(25mm×25mm、Ball pitch 0.8mm) | |
| 電源 | 内部 1.2V | |
| I/O部 3.3V、1.8V | ||
| アナログ部 1.2V | ||
| 映像出力フォーマット | 1080i 1920×1080(29.97/25fps) | |
| 720p 1280×720(59.94/50fps) | ||
| 480i 720×480(29.97fps) | ||
| 576i 720×576(25fps) | ||
| ポストフィルタ | Horizontal up-sample filter(4/3) | |
| Chroma 4:2:0 - 4:2:2 filter |
- 本仕様および外観は改良のため予告なく変更することがありますのであらかじめご了承下さい。
- 本製品は欧州RoHS指令に準拠しております。